门电路及组合逻辑电路的分析和设计优选门电路及组合逻辑电路的分析和设计2、获得高低电平的方法及高电平和低电平的含义高电平和低电平为某规定范围的电位值，而非一固定值。3、半导体二极管的开关特性ui＝0V时，二极管截止，如同开关断开，uo＝0V。ui＝5V时，二极管导通，如同的电压源，uo＝。二极管与门2.2二极管或门首先分析给定问题，弄清楚输入变量和输出变量是哪些，并规定它们的符号与逻辑取值(即规定它们何时取值0，何时取值1)。D-S间相当于断开的开关，vO≈vDD.当输入A、B、C中有2个或3个为1时，输出Y为1，否则输出Y为0。VT2C=Ube5+Uce21V分析给定逻辑要求，设计出能实现该功能的组合逻辑电路。uBEUCE(sat)0.vI=1(高电平VDD)TTL电路输入端悬空时相当于输入高电平，增强型NMOS管开启电压2、获得高低电平的方法及高电平和低电平的含义分析设计要求→列出真值表→求最简输出逻辑式→画逻辑图→工艺设计。2、获得高低电平的方法及高电平和低电平的含义TTL—晶体管-晶体管逻辑集成电路输入逻辑低电平UIL为0～；2、CMOS反相器工作原理三极管的开关作用及其条件非门电路T1：多发射极晶体管，构成与门电路输入级1.输入低电平（）时1.输入低电平（）时2.输入为高电平（）时2.输入为高电平（）时当有两个输入端A、B时,3.1.3TTL反相器的主要参数标准TTL门输入／输出逻辑电平：输入逻辑低电平UIL为0～；输入逻辑高电平UIH为2～5V；输出逻辑低电平UOL为0～；输出逻辑高电平UOH为～5V。3.2CMOS门电路vGS=0时当vI=vGS<VGS(th)时，MOS管工作在截止区。D-S间相当于断开的开关，vO≈vDD.当vI>VGS(th)且vI继续升高时，MOS管工作在可变电阻区。MOS管导通内阻RON很小，D-S间相当于闭合的开关,vO≈0。MOS管的四种基本类型G2、CMOS反相器工作原理输入逻辑低电平UIL为0～；在数字电路中，多采用增强型。输出逻辑低电平UOL为0～；P1588-17、TTL反相器的电路结构和工作原理（a）结构示意图（b）电路图MOS管导通内阻RON很小，D-S间相当于闭合的开关,vO≈0。D-S间相当于断开的开关，vO≈vDD.用途：做无触点的、断开状态的电子开关。首先分析给定问题，弄清楚输入变量和输出变量是哪些，并规定它们的符号与逻辑取值(即规定它们何时取值0，何时取值1)。VT2C=Ube5+Uce21V1、组合逻辑电路的特点与描述方法不论D、S间有无电压，均无法导通，不能导电。4、集成门电路的封装：输入为高电平时，输出为低电平。3、组合逻辑电路的设计方法AuIvI=1(高电平VDD)①C＝0、C’＝1，即C端为低电平（0V）、C’端为高电平（＋VDD）时，T1和T2都不具备开启条件而截止。输入和输出之间相当于开关断开一样，呈高阻态。②C＝1、C’＝0，即C端为高电平（＋VDD）、C’端为低电平（0V）时，T1和T2至少有一个导通，输入和输出之间相当于开关接通一样，呈低阻态，vo＝vi。双向模拟开关4、集成门电路的封装：双列直插式多余输入端的处理或门和或非门的多余输入端接逻辑0,或者与有用输入端并接1、概述2、组合逻辑电路的分析方法3、组合逻辑电路的设计方法1、组合逻辑电路的特点与描述方法组合逻辑电路的框图2、组合逻辑电路的分析方法逻辑图最简与或表达式P1588-173、组合逻辑电路的基本设计方法谢谢观看！感谢观看