数字逻辑基础2.1逻辑代数基础2.1.1模拟与数字Figure1–3Abasicaudiopublicaddresssystem.Figure1–4BasicblockdiagramofaCDplayer.Onlyonechannelisshown.Figure1–10Exampleofaclockwaveformsynchronizedwithawaveformrepresentationofasequenceofbits.AtimingdiagramisagraphofdigitalwaveformsshowingtheactualtimerelationshipoftwoormorewaveformsandhoweachwaveformchangesinrelationtotheotherFigure1–11Exampleofatimingdiagram.Figure1–12Illustrationofserialandparalleltransferofbinarydata.Onlythedatalinesareshown.数字电路的特点事物往往存在两种对立的状态，在逻辑代数中可以抽象地表示为0和1，称为逻辑0状态和逻辑1状态。1、与逻辑（与运算）两个开关必须同时接通，灯才亮。逻辑表达式为：这种把所有可能的条件组合及其对应结果一一列出来的表格叫做真值表真值表。2、或逻辑（或运算）两个开关只要有一个接通，灯就会亮。逻辑表达式为：实现或逻辑的电路称为或门。或门的逻辑符号：Figure3–24AsimplifiedintrusiondetectionsystemusinganORgate.3、非逻辑（非运算）实现非逻辑的电路称为非门。非门的逻辑符号：2.1.3常用的复合逻辑运算（3）异或运算：逻辑表达式为：逻辑表达式：由逻辑变量和与、或、非3种运算符连接起来所构成的式子。在逻辑表达式中，等式右边的字母A、B、C、D等称为输入逻辑变量，等式左边的字母Y称为输出逻辑变量，字母上面没有非运算符的叫做原变量，有非运算符的叫做反变量。与非门的应用Figure3–39获得高、低电平的基本方法：利用半导体开关元件的导通、截止（即开、关）两种工作状态。uo2、三极管的开关特性＋3、场效应管的开关特性分立元件门电路2、二极管或门3、三极管非门①当uA＝0V时，由于uGS＝uA＝0V，小于开启电压UT，所以MOS管截止。输出电压为uY＝VDD＝10V。TTL集成门电路功能表74LS00内含4个2输入与非门，74LS20内含2个4输入与非门。2、TTL非门、或非门、与或非门、与门、或门及异或门①A、B中只要有一个为1，即高电平，如A＝1，则iB1就会经过T1集电结流入T2基极，使T2、T5饱和导通，输出为低电平，即Y＝0。①A和B都为高电平（T2导通）、或C和D都为高电平（T‘2导通）时，T5饱和导通、T4截止，输出Y=0。与门TSL门TSL门的应用CMOS集成门电路2、CMOS与非门、或非门、与门、或门、与或非门和异或门CMOS或非门与门CMOS异或门CMOSTSL门使用集成电路时的注意事项2.1.6布尔代数与逻辑函数化简布尔代数基础逻辑代数的公式、定理和规则（3）基本定理(A+B)(A+C)=AA+AB+AC+BC（4）常用公式互补率A+A=1逻辑函数的表达式基本公式应用逻辑函数的化简逻辑函数化简的意义：逻辑表达式越简单，实现它的电路越简单，电路工作越稳定可靠。最简与非-与非表达式逻辑函数的公式化简法2、吸收法３、配项法４、消去冗余项法例：化简函数逻辑函数的图形化简法（3）最小项的性质：2、逻辑函数的最小项表达式如果列出了函数的真值表，则只要将函数值为1的那些最小项相加，便是函数的最小项表达式。3、卡诺图的结构每个4变量的最小项有4个最小项与它相邻卡诺图的优点：卡诺图中几何相邻的最小项在逻辑上是相邻的。几何相邻：1）相接----紧挨着2）相对----任意一行或一列的两头3）相叠----对折起来位置重叠逻辑相邻：两个最小项除一个变量外，其它的都相同，则这两个最小项逻辑相邻。缺点：输入变量增加，图形复杂。一般限于5~6变量。4、逻辑函数在卡诺图中的表示（2）逻辑函数以一般的逻辑表达式给出：先将函数变换为与或表达式（不必变换为最小项之和的形式），然后在卡诺图上与每一个乘积项所包含的那些最小项（该乘积项就是这些最小项的公因子）相对应的方格内填入1，其余的方格内填入0。5、卡诺图最小项合并规律（2）任何4个（22个）标1的相邻最小项，可以合并为一项，并消去2个变量。BD（3）任何8个（23个）标1的相邻最小项，可以合并为一项，并消去3个变量。6、图形法化简的基本步骤合并最小项两点说明：②在有些情况下，不同圈法得到的与或表达式都是最简形