Abstract电子线路课程设计论文电子线路课程设计论文多功能数字钟设计PAGE\*MERGEFORMAT6PAGE\*MERGEFORMAT39南京理工大学电子线路课程设计多功能数字钟设计(题名和副题名)(作者姓名)(学号)指导教师姓名姜萍老师学院电子工程与光电技术学院年级2012级专业名称通信工程论文提交日期2014.12摘要本文主要使用VDHL语言完成了多功能数字钟设计，其具有23:32:35计时、清零保持、12/24时制切换、快速校时校分、整点报时、闹钟设置、闹钟响铃（铃声为“小苹果”）、钢琴等功能。利用QuartusII7.0完成设计、仿真等工作。并利用Altera公司开发的HYPERLINK"http://baike.baidu.com/view/4916574.htm"\t"http://baike.baidu.com/_blank"CycloneIII系列EP3C25F324C8实验箱实现电路。本文使用模块化的设计理念，将整体电路分为8个子模块设计，分别为：分频模块、时钟计数与校时校分模块、闹钟设置模块、闹钟响铃模块、整点报时模块、译码显示与计时、闹钟显示复用模块、消颤模块、钢琴模块。其后，本文给出了本实验的计算机仿真图，并进行结果分析，对实验中出现的问题进行反思，提出未来改进方向，最后在文末给出了本实验所设计的电路的使用说明书。关键词：VHDL、数字钟、“小苹果”铃声、钢琴AbstractVDHLlanguageisusedtodesignamultifunctionaldigitalclockinthispaper,whichhasclockof23:32:35,reset,12/24switching,fasthoursetandminuteset,thewholepointtimekeeping,alarmsetting,alarmbell(bellas"littleapple"),pianoandotherfunctions.WeuseQuartusII7.0tocompletethedesign,simulationandotherworks.andthenusetheEP3C25F324C8experimentalboxofCycloneIIIseriesdevelopedbytheAlteratoimplementthedesign.Inthispaper,themodulardesignconceptisused,andthewholecircuitisdividedinto9submoduledesign,respectivelyis:frequencydivisionmodule,clockandminute/hoursettingmodule,alarmsettingmodule,alarmbellmodule,thewholepointtimekeepingmodule,decodingdisplayandtiming,alarmmultiplexingdisplaymodule,vibrationeliminatingmodule,pianomodule.Then,thecomputersimulationdiagramisgiveninthispaper,followedbytheresultsanalysis,reflectionsontheproblemsappearedintheexperiment,andputtingforwardthedirectionofimprovementinthefuture.Finally,wegivetheexperimentalinstructionsofthecircuitdesignattheendofthepaper.Keywords:VHDLdigitalclock"littleapple"bellspiano目录TOC\o"1-3"\t""\h\z\uHYPERLINK\l_Toc32429摘要PAGEREF_Toc324292HYPERLINK\l_Toc19576AbstractPAGEREF_Toc195763HYPERLINK\l_Toc238401绪论PAGEREF_Toc238406HYPERLINK\l_Toc131191.1数字钟的发展概况PAGEREF_Toc131196HYPERLINK\l_Toc302171.2选题背景及意义PAGEREF_Toc302176HYPERLINK\l_Toc1