Verilog售货机.doc
上传人:sy****28 上传时间:2024-09-15 格式:DOC 页数:3 大小:34KB 金币:16 举报 版权申诉
预览加载中,请您耐心等待几秒...

Verilog售货机.doc

Verilog售货机.doc

预览

在线预览结束,喜欢就下载吧,查找使用更方便

16 金币

下载此文档

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

moduleventer(clk,rst,five,ten,send,charge);inputclk,rst,five,ten;outputsend,charge;reg[1:0]cs,ns;regsend,charge;parameterIDLE=2'b00,COIN5=2'b01,COIN10=2'b10;always@(posedgeclkornegedgerst)beginif(~rst)cs<=IDLE;elsecs<=ns;endalways@(csorfiveorten)beginsend=0;charge=0;ns=cs;case(cs)IDLE:beginif(~five&&~ten)beginns=IDLE;endelseif(five&&~ten)beginns=COIN5;endelsebeginns=COIN10;endendCOIN5:beginif(~five&&~ten)beginns=COIN5;endelseif(five&&~ten)beginns=COIN10;endelsebeginns=IDLE;send=1;endendCOIN10:beginif(~five&&~ten)beginns=COIN10;endelseif(five&&~ten)beginns=IDLE;send=1;endelsebeginns=IDLE;send=1;charge=1;endendendcaseendendmodule`timescale1ns/100psmoduletb_venter();regdut_clk,dut_rst,dut_five,dut_ten;wiredut_send,dut_charge;venterdut(.clk(dut_clk),.rst(dut_rst),.five(dut_five),.ten(dut_ten),.send(dut_send),.charge(dut_charge));initialbegindut_clk=0;endalways#10dut_clk=~dut_clk;initialbegindut_rst=0;#10dut_rst=1;endinitialbegin#8dut_five=0;dut_ten=0;#10dut_five=1;dut_ten=0;#12dut_five=0;dut_ten=1;#14dut_five=0;dut_ten=1;endendmodule