数字基带芯片.ppt
上传人:天马****23 上传时间:2024-09-11 格式:PPT 页数:26 大小:1.9MB 金币:10 举报 版权申诉
预览加载中,请您耐心等待几秒...

数字基带芯片.ppt

数字基带芯片.ppt

预览

免费试读已结束,剩余 16 页请下载文档后查看

10 金币

下载此文档

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

BlockdiagramBB—逻辑—音频—电源管理HWinterfaceCPU微处理器副时钟(32.768KHz)1)、给手机提供系统副时钟2)、给手机提供时间主时钟(13MHz/26MHz/38.4MHz)1)、给基带提供系统主时钟2)、给射频提供基准频率源Baseband(logic-control&audio&powermanagement).基带包括:1)逻辑处理2)音频处理3)电源管理部分手机射频、音频部分及外围的显示、听音、送语、插卡等部分均是在逻辑控制的统一指挥下完成其各自功能。基带套片主要由基带芯片、音频处理、电源管理三部分组成多芯片方案:数字基带芯片、模拟基带芯片、电源芯片双芯片方案数模混合芯片、电源芯片。数字基带芯片、模电混合芯片。单芯片方案1)模拟基带芯片主要完成IQ信号、语音信号及其它部分信号的调制解调、AD/DA转换及滤波处理等。2)数字基带芯片一般集ARM和单个或多个DSP于一体,并包含各个功能Interface、大量GPIO、JTAG及与模拟基带芯片和射频部分的接口。主要完成数据处理、功能控制、多媒体应用等。3)基带芯片结构框图FLASH(闪烁存储器)容量最大,存放手机的系统程序和大容量的数据,如字库;手机主要用NOR和NAND,现也有用DOC、MCP等。RAM(随机存取存储器)主要用于存放手机当前运行的中间数据,数据在电源切断后都不能保存;手机主要用SRAM,PSRAM,SDRAM,DDRSDRAM等。EEPROM(电可编程可擦除只读存储器)容量小,一般存放手机的系统参数和用户信息,如射频参数、IMEI码、电话本等。加电1.发送音频处理过程:来自送话器的话音信号经音频放大集成模块放大后进行A/D变换、话音编码、信道编码、交织、加密、突发脉冲格式化、调制,最后送到射频发射部分进行下一步的处理。2.接收音频处理过程。从中频输出的RXI、RXQ信号送到调制解调器进行解调,之后进行均衡、解密、去交织、信道解码、语音解码,再经D/A变换送到音频放大集成模块进行放大。最后,用放大的音频信号去推动听筒发声。3.Speaker手机用音频功放有A类,B类,AB类,D类音频功放的输入方式有单端输入和差分输入供电:为手机提供各路电源。内部有很多LDO及开关电源,将变化的电池电压转化为恒定的输出电压。充电:提供充电功能。具有涓流充电、恒流/恒压及脉冲充电方式,可进行充电电流值控制和调整。LowDropoutVoltageRegulator低压差线性稳压器常用来做转换电压或提供稳定输出电压.(如果输入电压和输出电压很接近,最好是选用LDO稳压器,可达到很高的效率.)DC-DC有升压式和降压式有单路输出和多路输出有固定电压值和可调电压值。。。低电压预充电模式――当电池电压低于3.0V时,充电控制管理电路调节充电电路进入低电压预充电模式全速充电模式――当电池电压高于3.0V时,预充电模式结束,进入全速充电模式,多数采用恒定的充电电流方式。涓流充电模式――该充电模式也称为恒压充电模式,当电池达到控制电路设定的终止充电电压时,充电过程就转入到该种充电模式。脉冲充电模式――当电源管理电路处于涓流充电模式时,它会周期性地跳转到全速充电模式,形成脉冲电流对电池进行充电。充电截止模式――电源管理电路会有一个控制引脚,由手机的逻辑控制电路(或称CPU)决定什么时候停止充电。进入这种模式,一般会有这样几种情况:手机检测到充电电路包括锂电池温度过高;不是原装的锂电池;恒压阶段的涓流充电电流已小到一定值(比如50mA以下),基本认为电池已充满了,不需要充电时间过长;充电器设计不合理等等。GPIO在手机电路中,时常可以在CPU的引脚处看到GPIOX(X为0~100间的数字标号)的标示。GPIO是英文generalpurposeinputoutput的缩写,意为通用输入输出接口。GPIO接口是CPU生产厂家为满足用户的不同应用设计的。这些8位或16位的串行接口可由用户(指手机生产厂家)通过编程来定义功能,并通过CPU内核实现对GPIO的控制,以扩展和丰富手机功能。JTAGJTAG(JointTestActionGroup联合测试行动小组)是一种国际标准测试协议(IEEE1149.1兼容),主要用于芯片内部测试。标准的JTAG接口是4线:TMS、TCK、TDI、TDO,分别为模式选择、时钟、数据输入和数据输出线。测试复位信号(TRST,一般以低电平有效)一般作为可选的第五个端口信号。一个含有JTAGDebug接口模块的CPU,只要时钟正常,就可以通过JTAG接口访问CPU的内部寄存器和挂在CPU总线上的设备,如FLASH,RAM,内