基于VHDL的UART设计毕业论文.doc
上传人:天马****23 上传时间:2024-09-12 格式:DOC 页数:55 大小:1.2MB 金币:10 举报 版权申诉
预览加载中,请您耐心等待几秒...

基于VHDL的UART设计毕业论文.doc

基于VHDL的UART设计毕业论文.doc

预览

免费试读已结束,剩余 45 页请下载文档后查看

10 金币

下载此文档

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

毕业论文基于VHDL的UART设计TheUARTDesignBasedonVHDL基于VHDL的UART设计【摘要】UART是设备和设备间进行通信的关键,当一个设备需要和另一个连接的设备进行通信时,通常采用数字信号,这种源自并行的信号必须转换成串行信号才能通过有线或无线传输到另一台设备。在接收端,串行信号又转换成并行信号进行处理,UART处理这种数据总线和串行口之间的串-并和并-串转换。本文所要实现的就是就是这种串-并和并-串的转换,使之能够进行数据的传输。本文介绍了用FPGA技术实现UART电路的一种方法,用VHDL进行编程,在Modelsim下进行编译及仿真等。【关键字】FPGA,VHDL,UART,接收,发送【Abstract】UARTisthekeyofcommunicationsbetweendevices.Whenadeviceneedstocommunicatewithaconnecteddevice,usuallydigitalsignalsapplied,whichmustbetransformedintoserialisedsignaltoanotherdevicethroughwiresorwirelessspace.Whenbeingreceivedtoprocess,theserialisedsignalsmustbetransformedtoparellisedsignals.UARTprocessesthisserial_datatoparallel_data/parallel_datatoserial_datatransformbetweendatabusandslaveport.Thispaperistoimplementthisserialtoparallelandparalleltoserialtransformandmakethetransferringbetweendataproperly.ThispaperintroducesamethodimplementedbyFPGAtechniqueprogrammedbyVHDL,simulatedandcompiledbyModelsim.【Keywords】FPGA,VHDL,UART,receive,send目录TOC\o"1-3"\h\uHYPERLINK\l_Toc51721绪论PAGEREF_Toc51726HYPERLINK\l_Toc247371.1EDA技术发展概况PAGEREF_Toc247376HYPERLINK\l_Toc13911.1.1CAD阶段(20世纪60年代中期—20世纪80年代初期)PAGEREF_Toc13916HYPERLINK\l_Toc253351.1.2CAE阶段(20世纪80年代初期—20世纪90年代初期)PAGEREF_Toc253356HYPERLINK\l_Toc266171.1.3EDA阶段(20世纪90年代以来)PAGEREF_Toc266176HYPERLINK\l_Toc153141.2FPGA的发展及优点PAGEREF_Toc153147HYPERLINK\l_Toc93711.3电路设计方法发展PAGEREF_Toc93718HYPERLINK\l_Toc288711.3.1自底向下的设计方法PAGEREF_Toc288719HYPERLINK\l_Toc29932.协同设计;PAGEREF_Toc2993210HYPERLINK\l_Toc1791(1)总体结构的设计PAGEREF_Toc179110HYPERLINK\l_Toc28019(2)子模块的激活实现(AcitiveModuleDesign)PAGEREF_Toc2801910HYPERLINK\l_Toc15227(3)模块的最后合并(FinalAssembly)PAGEREF_Toc1522710HYPERLINK\l_Toc17723.模块化分的原则PAGEREF_Toc177210HYPERLINK\l_Toc5871(3)将不同优化目标的逻辑分开PAGEREF_Toc587111HYPERLINK\l_Toc5902(4)将松约束的逻辑单元归到同一模块PAGEREF_Toc590211HYPERLINK\l_Toc12457(6)合适的模块规模PAGEREF_Toc1245711HYPERL