电子技术课设总结范本(完整版）文档资料可直接使用，可编辑，欢迎下载电子技术课设总结___理工大学现代科技学院学院《数字电子技术》课程设计报告数字电子技术课程设计报告题目：多功能数字钟课程设计学年：___学期：第二学期专业：自动化班级：0703学号：07100559姓名：刘磊指导教师及职称：魏巍时间：___年___月___日___理工大学现代科技学院第0页___理工大学现代科技学院学院《数字电子技术》课程设计报告数字电子技术课程设计报告一、设计目的数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。二、设计要求（1）设计指标①时间以___小时为一个周期；②显示时、分、秒；③具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；④计时过程具有报时功能，当时间到达整点前___秒进行蜂鸣报时；⑤为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。（2）设计要求①画出电路原理图（或仿真电路图）；②元器件及参数选择；③电路仿真与调试；④pcb文件生成与打印输出。（3）制作要求自行装配和调试，并能发现问题和解决问题。（4）编写设计报告写出设计与制作的全过程，附上有关资料和图纸，有心得体会。三、原理框图1.数字钟的构成数字钟实际上是一个对标准频率（1hz）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如___时间）一致，故需要在电路上加一个校时电路，同时标准的1hz时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。第1页___理工大学现代科技学院学院《数字电子技术》课程设计报告译码显示电路时计数器分计数器秒计数器振荡器校时电路报时电路多级分频器（a）数字钟组成框图2.晶体振荡器电路晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。一般输出为方波的数字式晶体振荡器电路通常有两类，一类是用ＴＴＬ门电路构成；另一类是通过ＣＭＯＳ非门构成的电路，本次设计采用了后一种。如图（b）所示，由ＣＭＯＳ非门Ｕ１与晶体、电容和电阻构成晶体振荡器电路，Ｕ２实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻Ｒ１为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容Ｃ１、Ｃ２与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个１８０度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。（b）cmos晶体振荡器（仿真电路）3.时间记数电路第2页___理工大学现代科技学院学院《数字电子技术》课程设计报告一般采用10进制计数器如74hc290、74hc___等来实现时间计数单元的计数功能。本次设计中选择74hc390。由其内部逻辑框图可知，其为双2-5-10异步计数器，并每一计数器均有一个异步清零端（高电平有效）。秒个位计数单元为１０进制计数器，无需进制转换，只需将ＱＡ与ＣＰＢ（下降沿有效）相连即可。ＣＰＡ（下降没效）与１Ｈz秒输入信号相连，Ｑ３可作为向上的进位信号与十位计数单元的ＣＰＡ相连。秒十位计数单元为６进制计数器，需要进制转换。将１０进制计数器转换为６进制计数器的电路连接方法如图___所示，其中Ｑ２可作为向上的进位信号与分个位的计数单元的ＣＰＡ相连。十进制-六进制转换电路分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的Ｑ３作为向上的进位信号应与分十位计数单元的ＣＰＡ相连，分十位计数单元的Ｑ２作为向上的进位信号应与时个位计数单元的ＣＰＡ相连。时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为１２进制计数器，不是１０的整数倍，因此需将个位和十位计数单元合并为一个整体才能进行１２进制转换。利用１片７４ＨＣ３９０实现１２进制计数功能的电路如图（d）所示。（d）十二进制电路另外，图（d）所示电路中，尚余－２进制计数单元，正好可作为分频器２Ｈz输出信号转化为１Ｈz信号之用。4.译码驱动及显示单元电路选择ＣＤ４５１１作为显示译码电路；选择ＬＥＤ数码管作为显示单元电路。由cd4511把输进来的二进制信号翻译成十进制数字，再由数码管显示出来。这里的led数码管是采用共阴的方法连接的。计数器实现了对时间的累计并以8421bcd