一、存储器分类按构成存储器的器件和存储介质分类半导体存储器磁盘和磁带等磁表面存储器光电存储器按存取方式分类随机存储器RAM(RandomAccessMemory)只读存储器ROM（Read-OnlyMemory）串行访问存储器(SerialAccessStorage)按在计算机中的作用分类主存储器(内存)辅助存储器(外存)高速缓冲存储器二、半导体存储器的分类1、随机存取存储器RAMa.静态RAMb.动态RAM2、只读存储器ROMa.掩膜式ROMb.可编程的PROMc.可用紫外线擦除、可编程的EPROMd.可用电擦除、可编程的E2PROM等RAM三、多层存储结构概念1、核心是解决容量、速度、价格间的矛盾，建立起多层存储结构。一个金字塔结构的多层存储体系充分体现出容量和速度关系2、多层存储结构寄存器Cache(高速缓存)内存磁盘磁道、光盘Cache—主存层次：解决CPU与主存的速度上的差距；主存—辅存层次：解决存储的大容量要求和低成本之间的矛盾。四、主存储器及存储控制1、主存储器的主要技术指标存储容量存取速度可靠性功耗（1）容量存储容量存储器可以容纳的二进制信息量称为存储容量（寻址空间，由CPU的地址线决定）实际存储容量：在计算机系统中具体配置了多少内存。（2）存取速度存取时间是指从启动一次存储器操作到完成该操作所经历的时间，又称为读写周期。（3）可靠性可靠性是用平均故障间隔时间来衡量（MTBF,MeanTimeBetweenFailures）（4）功耗功耗通常是指每个存储元消耗功率的大小2、主存储器的基本组成MOS型器件构成的RAM，分为静态和动态RAM两种，静态RAM通常有6管构成的触发器作为基本存储电路静态存储单元，动态RAM通常用单管组成基本存储电路。（1）静态存储单元（2）动态存储单元（3）、地址译码器控制逻辑电路数据缓冲器存储体地址译码器：接收来自CPU的n位地址，经译码后产生2n个地址选择信号，实现对片内存储单元的选址。控制逻辑电路：接收片选信号CS及来自CPU的读/写控制信号，形成芯片内部控制信号，控制数据的读出和写入。数据缓冲器：寄存来自CPU的写入数据或从存储体内读出的数据。存储体：是存储芯片的主体，由基本存储元按照一定的排列规律构成。五、8086系统的存储器组织1、存储器接口应考虑的几个问题存储器与CPU之间的时序配合;CPU总线负载能力;存储芯片的选用.2、存储器地址译码方法（1）.片选控制的译码方法常用的片选控制译码方法有线选法、全译码法、部分译码法和混合译码法等。（2）译码芯片常用的译码芯片是74LS138译码器，功能是3－>8译码器，有三个“选择输入端”C、B、A和三个“使能输入端”G1、G2A#，G2B#以及8个输出端Y7#～Y0#译码芯片74LS1383、CPU提供的信号线数据线D15～D0地址线A19～A0存储器或I/O端口访问信号M/IO#RD#读信号WR#写信号BHE#总线高字节有效信号4、8086系统的存储器接口设计基本技术存储器地址译码电路的设计一般遵循如下步骤：（1）根据系统中实际存储器容量，确定存储器在整个寻址空间中的位置；（2）根据所选用存储芯片的容量，画出地址分配图或列出地址分配表；（3）根据地址分配图确定译码方法；（4）选用合适器件，画出译码电路图。例5－1ROM扩展电路（P142）例5－2RAM扩展电路（P144）六、现代内存芯片技术1、静态RAM同步SRAM在统一时钟的控制下同步操作，一般支持突发操作FIFO先进先出Multi-SRAM具有多数据端口非挥发SRAM(NVSRAM)静态加后备电源类SRAM用动态RAM，内部加刷新电路2、动态RAMFPMDRAM快速操作时维持地址不变，由连续的CAS#信号对不同的列地址进行操作；EDODRAM省略了用于行地址建立和保持的时间以及行、列地址复合时间，以提高访问速度；SDRAM针对存储器访问的所有操作（地址译码、数据的读出或写入等）均在统一时钟的控制下同步进行；RDRAM（突发存取的高速动态随机存储器）采用Rambus信号标准，允许多个设备同时以高速的带宽随机寻址存储器，进行高速数据传输。DRAM内存条的种类DIMM——DualInlineMemoryModule双列直插式内存模块168线：64位数据、14位行列公用地址、RAS#、CAS#等可单数使用