QuartusⅡ的功能模块应用设计——设计分频器一、实验目的1、熟悉PLD的设计流程。2、熟悉软件的功能和操作。3、熟悉层次化电路图的设计方法。4、熟悉PLD中时序电路的设计过程和方法。二、实验原理三分频：通过待分频时钟上升沿触发计数器进行模3计数，当计数器计数到临近值进行两次翻转。比如在计数器计数到1时，输出时钟翻转，计数到2时再次翻转，即再邻近的1和2时刻进行两次翻转。这样实现的3分频占空比为1/3或者2/3.如果要实现占空比为50%的3分频时钟，可以通过待分频时钟下降沿触发计数，和上升沿同样的方法计数进行3分频，然后将下降沿产生的3分频时钟和上升沿产生的时钟进行相或运算，即可得到占空比为50%的3分频。三、实验内容1、根据要求设计三分频器、八分频器。2、对设计的分频器进行波形仿真分析。四、三位、八位简易频率计程序1、三分频器程序modulesan(clk_in,rst_n,clk_out);inputclk_in;inputrst_n;outputclk_out;reg[1:0]t1,t2;regk1,k2;always@(posedgeclk_in)beginif(!rst_n)begint1<=0;k1<=0;endelsebeginif(t1==2'b10)begint1<=0;k1<=k1;endelsebegint1<=t1+1;k1<=!k1;endendendalways@(negedgeclk_in)beginif(!rst_n)begint2<=0;k2<=0;endelsebeginif(t2==2'b10)begint2<=0;k2<=k2;endelsebegint2<=t2+1;k2<=!k2;endendendassignclk_out=k1|k2;endmodule2、八分频器程序：moduleba(inclk,tick);outputtick;inputinclk;reg[1:0]t;regtick;always@(posedgeinclk)beginif(t==3)begintick=~tick;t=0;endelset=t+1;endendmodule五、实验仿真波形六、实验总结和感想通过这次实验我对PLD的设计流程有了更深的感触，明白了其设计的一般步骤及方法，为以后的QuartusⅡ的综合设计奠定了基础。同时，对于分频器程序的编写有了更深的认识，这能更好的促进我们以后的理论学习。实验过程中也必须本着不骄不躁、耐心严谨，否则容易出错而达不到实验要求。