数字信号对载波频率调制称为频移键控即FSK（Frequency－ShiftKeying）。频移键控（FSK）是用不同频率的载波来传送数字信号，用数字基带信号控制载波信号的频率。二进制频移键控是用两个不同频率的载波来代表数字信号的两种电平。接收端收到不同的载波信号再进行逆变换成为数字信号，完成信息传输过程。FSK信号的产生有两种方法1.直接调频法2.频率键控法FSK信号的解调1.同步解调法当输入的FSK信号振荡频率为f1时，上支路经带通后有正弦信号存在，与ASK系统接收到“1”码时的情况相似，经过低通滤波器，x1＝A。而下支路带通滤波器输出为0，与ASK系统接收到“0”码时情况相似，故x2＝0，显然x1－x2＝A－0＞0，按判决准则判输入为；反之，当输入为f1时，x1＝0，x2＝A，x1－x2＝0－A＜0，按判决准则应判输入为f2。因此可以判决出FSK信号。2.包络解调法当FSK信号为f1时，上支路相当于ASK系统接收“1”码的情况，其输出x1为正弦波加窄带高斯噪声的包络，它服从莱斯分布。而下支路相当于ASK系统接收“0”码的情况，输出x2为窄带高斯噪声的包络，它服从瑞利分布。如果FSK信号为f2，上、下支路的情况正好相反，此时上支路输出的瞬时值服从瑞利分布，下支路输出的瞬时值服从莱斯分布。由以上分析可知，无论输出的FSK信号是f1或f2，两路输出总是一路为莱斯分布，另一路为瑞利分布，根据判决准则可以判决出FSK信号。3.过零检测法过零检测法方框图FSK调制VHDL程序及仿真FSK调制方框图FSK调制VHDL程序的电路符号FSK调制VHDL程序process(clk)--此进程通过对系统时钟clk的分频，得到载波f2beginifclk'eventandclk='1'thenifstart='0'thenq2<=0;elsifq2=1thenf2<='0';q2<=0;--改变q2后面的数字可以改变，载波f2的频率elsifq2<=0thenf2<='1';q2<=q2+1;--改变q2后面的数字可以改变，载波f2的占空比elsef2<='0';q2<=q2+1;endif;endif;endprocess;process(clk,x)--此进程完成对基带信号的FSK调制beginifclk'eventandclk='1'thenifx='0'theny<=f1;--当输入的基带信号x=‘0’时，输出的调制信号y为f1elsey<=f2;--当输入的基带信号x=‘1’时，输出的调制信号y为f2endif;endif;endprocess;endbehav;FSK调制VHDL程序仿真全图FSK调制VHDL程序仿真局部放大图FSK解调VHDL程序及仿真FSK解调方框图FSK解调VHDL程序的电路符号FSK解调VHDL程序beginprocess(clk)--对系统时钟进行q分频beginifclk'eventandclk='1'thenxx<=x;--在clk信上升沿时，x信号对中间信号xx赋值ifstart='0'thenq<=0;--if语句完成Q的循环计数elsifq=11thenq<=0;elseq<=q+1;endif;endif;endprocess;FSK解调VHDL程序仿真图及注释注：a.在q=11时，m清零。b.在q=10时，根据m的大小，进行对输出基带信号y的电平的判。c.在q为其它值时，计数器m计下xx（寄存x信号）的脉冲数。d.输出信号y滞后输入信号x10个clk。