《计算机组成原理》教程第3章下浮点数运算方法.ppt
上传人:qw****27 上传时间:2024-09-12 格式:PPT 页数:68 大小:2.9MB 金币:15 举报 版权申诉
预览加载中,请您耐心等待几秒...

《计算机组成原理》教程第3章下浮点数运算方法.ppt

《计算机组成原理》教程第3章下浮点数运算方法.ppt

预览

免费试读已结束,剩余 58 页请下载文档后查看

15 金币

下载此文档

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

计算机组成原理第3章计算机的运算方法6.4浮点四则运算浮点数的表示浮点加减运算浮点加减运算的步骤1.对阶例:两浮点数x=0.1101×201,y=-(0.1010)×211,求x+y。(1)首先写出x、y在计算机中的补码表示。[x]补=00,01;00.1101,[y]补=00,11;11.0110(2)在进行加法前,必须先对阶,故先求阶差:[Δj]补=[ix]补-[jy]补=00,01+11,01=11,10即Δj=-2,表示x的阶码比y的阶码小,再按小阶向大阶看齐的原则,将x的尾数右移两位,其阶码加2。得[x]'补=00,11;00,0011此时,Δj=0,表示对阶完毕。2.尾数求和3.规格化规格化又分左规和右规两种。左规。当尾数出现00.0××…×或11.1××…×时,需左规。左规时尾数左移一位,阶码减1,直到符合补码规格化表示式为止。右规。当尾数出现01.××…×或10.××…×时,表示尾数溢出,这在定点加减运算中是不允许的,但在浮点运算中这不算溢出,可通过右规处理。右规时尾数右移一位,阶码加1。接上例,求和结果为[x+y]补=00,11;11.1001尾数的第一数值位与符号位相同,需左规,即将其左移一位,同时阶码减1,得[x+y]补=00,10;11.0010。4.舍入4.舍入—常用的舍入方法5.溢出判断浮点机的溢出与否可由阶码的符号决定。即阶码[j]补=01,××…×为上溢。阶码[j]补=10,××…×为下溢,按机器零处理。当阶符为“01”时,需做溢出处理。下溢时,浮点数值趋于零,故机器不做溢出处理,仅把它作为机器零。上溢时才是浮点数真正溢出,机器需停止运算,作溢出中断处理。一般所说的浮点溢出,均是指上溢。例:设x=2-101×(-0.101000),y=2-100×(+0.111011),并假设阶符取2位,阶码取3位,数符取2位,尾数取6位,求x-y。解:由x=2-101×(-0.101000),y=2-100×(+0.111011)得[x]补=11,011;11.011000,[y]补=11,100;00.111011①对阶[Δj]补=[jx]补-[jy]补=11,011+00,100=11,111即Δj=-1,则x的尾数向右移一位,阶码相应加1,即[x]ˊ补=11,100;11.101100②求和[Sx]ˊ补-[Sy]补=[Sx]补+[-Sy]补=11.101100+11.000101=10.110001即[x-y]补=11,100;10.110001尾数符号位出现“10”,需右规。(续):即[x-y]补=11,100;10.110001,尾数符号位出现“10”,需右规。③规格化右规后得[x-y]补=11,101;11.0110001④舍入处理采用0舍1入法,其尾数右规时末位丢1,则[x-y]补=11,101;11.011001⑤溢出判断经舍入处理后阶符为“11”,不溢出,故最终结果:x-y=2-011×(-0.100111)浮点数加减运算流程浮点加减法运算浮点乘除法运算1.阶码运算由于同一个真值的移码和补码其数值部分完全相同,而符号位正好相反,即[jy]补=2n+1+jy(mod2n+1)因此如果求阶码和可用下式完成:[jx]移+[jy]补=2n+jx+2n+1+jy=2n+[2n+(jx+jy)]=[jx+jy]移(mod2n+1)则直接可得移码形式。同理,当作除法运算时,商的阶码可用下式完成:[jx]移+[-jy]补=[jx-jy]移阶码运算阶码运算2.尾数运算(1)浮点乘法尾数运算尾数截断:尾数相乘会得到一个双倍字长的结果,若限定只取1倍字长,则乘积的若干低位将会丢失。如何处理丢失的各位值,通常有两种办法。截断处理:无条件的丢掉正常尾数最低位之后的全部数值。舍入处理:按浮点加减运算讨论的舍入原则进行舍入处理。(1)浮点乘法尾数运算舍入操作实例浮点乘法运算举例浮点乘法运算举例(续)浮点乘法运算举例(续)(2)浮点除法尾数运算浮点除法尾数运算—例题浮点除法尾数运算—例题(续)浮点乘除法运算浮点运算所需的硬件配置2算术逻辑单元ALU电路74181—ALU集成电路芯片74181—ALU集成电路芯片29C101芯片快速进位链快速进位链半加器(halfadder)全加器(fulladder)双全加器74LS182的1/2逻辑图1.并行(多位)加法器并行加法器2.串行进位链串行进位链3.并行进位链(1)单重分组跳跃进位四位一组并行进位单重分组跳跃进位单重分组跳跃进位(2)双重分组跳跃进位双重分组跳跃进位双重分组跳跃进位双重分组跳跃进位双重分组跳跃进位双重分组跳跃进位双重分组跳跃进位双重分组跳跃进位进位方案选择和实例进位