概述一、组合逻辑电路的概念二、组合逻辑电路的特点与描述方法一、组合逻辑电路的基本分析方法[例]分析下图所示逻辑电路的功能。初学者一般从输入向输出逐级写出各个门的输出逻辑式。熟练后可从输出向输入直接推出整个电路的输出逻辑式。二、组合逻辑电路的基本设计方法下面通过例题学习如何设计组合逻辑电路(3)根据输出逻辑式画逻辑图Bi半加器电路能用与非门实现吗？一、编码器的概念与类型I1I1为何要使用优先编码器？CT74LS147一、译码的概念与类型二、二进制译码器(一)3线－8线译码器CT74LS138简介0(二)用二进制译码器实现组合逻辑函数由于有A、B、C三个变量，故选用3线-8线译码器。A[例]试用译码器实现全加器。4选1数据选择器电路与工作原理动画演示ST=0时，数据选择器工作。初学者一般从输入向输出逐级写出各个门的输出逻辑式。组合逻辑电路的基本设计方法是：根据给定(三)译码器的扩展(二)用二进制译码器实现组合逻辑函数这种功能的电路称为全加器。Y0=I1·I3·I5·I7Y5=A2A1A0=m5一、组合逻辑电路的概念用n位二进制数码对2n个输入信号进行编码的电路。低位的进位输出CO依次加到相邻高位的进位输入端CI。当信号通过导线和门电路时，将产生时间延迟。CT74LS138(1)CT74LS138组成的4线–16线译码器工作原理将BCD码的十组代码译成0~9十个对应输出信号的电路，又称4线–10线译码器。1Y(二)数码显示器简介主要优点：字形清晰、工作电压低、体积小、可靠性高、响应速度快、寿命长和亮度高等。即液态晶体3.七段显示译码器4线-7段译码器/驱动器CC14547真值表D0数据分配器:根据地址码的要求，将一路数据分配到指定输出通道上去的电路。二、数据选择器的逻辑功能及其使用CT74LS151因为若A2A1A0=000，则2.双4选1数据选择器CC14539例如两片CT74LS13800Y0=A2A1A0=m0[例]试设计半加器电路。用与非门实现的半加器电路为当在相应字段的电极上加电压当信号通过导线和门电路时，将产生时间延迟。CC14539数据选择器输出函数式由图可写出编码器的输出逻辑函数为低3位码从各译码器的码输入端输入。该时刻输入信号的取值组合，而与电路原后者是分析电路的常用方法，下面介绍之。数据选择器2的输出相应二进制代码输出，常用的有二进制编码ST=0时，数据选择器工作。[例]试用数据选择器实现函数Y=AB+AC+BC。CC14539数据选择器输出函数式三、用数据选择器实现组合逻辑函数CT74LS151有A2、A1、A0三个地址输入端，正好用以输入三变量A、B、C。(5)画连线图(1)选择数据选择器一、加法器全加器(二)多位加法器串行进位加法器举例超前进位加法器举例：CT74LS283二、数值比较器(二)多位数值比较器一、竞争冒险现象及其危害二、竞争冒险的产生原因及消除方法由于尖峰干扰脉冲的宽度很窄，在可能产生尖峰干扰脉冲的门电路输出端与地之间接入一个容量为几十皮法的电容就可吸收掉尖峰干扰脉冲。Y0=I1·I3·I5·I7之和的标准式，因此用二进制译码器和门电路可实现因此用数据选择器可实现任何组合逻辑函数。Y4=A2A1A0=m4[例]分析下图所示逻辑初学者一般从输入向输出逐级写出各个门的输出逻辑式。用于比较两个数的大小。CT74LS138输出低电平有效，了解竞争冒险现象及其产生的原因和消除措施。输出本位和为Si，向高位的进位数为Ci。Y1=A2A1A0=m1由于数据选择器在输入数据全部为1时，输出为数据选择器:根据地址码的要求，从多路输入信号中当在相应字段的电极上加电压根据给定逻辑图写出输出逻辑式，并进行必要的化简数据选择器2的输出Y表示表决结果，提案通过则取值为1，否则取值为0。组合逻辑电路的描述方法主要有逻辑表达式、真值表、卡诺图和逻辑图等。以MSI组件为基本单元的电路设计，其最简含义是：MSI组件个数最少，品种最少，组件之间的连线最少。编码器、译码器、数据选择器、数据分配器、数值比较器和加法器等是常用的MSI组合逻辑部件，学习时应重点掌握其逻辑功能及应用。译码器的作用是将表示特定意义信息的二进制代码翻译出来，常用的有二进制译码器、二-十进制译码器和数码显示译码器。加法器用于实现多位加法运算，其单元电路有半加器和全加器；其集成电路主要有串行进位加法器和超前进位加法器。