集成电路制造技术原理与工艺3.1概述3.1.1外延概念3.1.2外延工艺种类同质外延又称均匀外延，是外延层与衬底材料相同的外延。异质外延也称非均匀外延，外延层与衬底材料不相同，甚至物理结构也与衬底完全不同。GaAs/Si、SOI（SOS）等材料就可通过异质外延工艺获得。异质外延的相容性：衬底与外延层不发生化学反应，不发生大量的溶解现象；衬底与外延层热力学参数相匹配，即热膨胀系数接近。以避免外延层由生长温度冷却至室温时，产生残余热应力，界面位错，甚至外延层破裂。衬底与外延层晶格参数相匹配，即晶体结构，晶格常数接近，以避免晶格参数不匹配引起的外延层与衬底接触的界面晶格缺陷多和应力大的现象。异质外延生长工艺的两种类型晶格失配latticemismatch特点：3.1.3外延工艺用途利用外延技术的pn结隔离是早期双极型集成电路常采用的电隔离方法。将CMOS电路制作在外延层上比制作在体硅抛光片上有以下优点：①避免了闩锁效应；②避免了硅层中SiOx的沉积；③硅表面更光滑，损伤最小。微波器件的芯片制造，需要具有突变杂质分布的复杂多层结构衬底材料。可以采用多层外延工艺来实现这类衬底材料的制备。采用异质外延的SOS／CMOS电路，外延衬底为绝缘的蓝宝石，能够有效地防止元件之间的漏电流，抗辐照闩锁；而且结构尺寸比体硅CMOS电路小，因SOS结构不用隔离环，元件制作在硅外延层小岛上，岛与岛之间的隔离距离只要满足光刻工艺精度，就能达到电隔离要求，所以元件之间的间距很小，CMOS电路的集成度也就提高了。3.2气相外延外延工艺常用的硅源3.2.1硅的气相外延工艺工艺步骤及流程工艺工艺在外延过程中，反应器内实际存在多种过度气体，实验发现四氯化硅和氢气大约在900℃时开始反应，而此时仅发生热分解反应，没有硅析出，当温度升至1000℃以上，反应过程如下：3.2.2气相外延原理SiH4热分解外延1气相质量传递过程2表面过程3.2.3影响外延生长速率的因素影响外延生长速率的因素2.硅源对生长速率的影响3.反应剂浓度对生长速率的影响速率、温度对结晶类型的影响3.2.4外延层中的杂质分布1.自掺杂效应(Autodoping)假设1：外延层生长时外延剂中无杂质，杂质来源于自掺杂效应生长指（常）数Φ2.互扩散效应(Outdiffusion)杂质再分布综合效果示意图减小杂质再分布效应措施3.2.6外延方法1.低压外延low-pressureepitaxy2.选择外延（Selectiveepitaxialgrowth，SEG）注意：窗口侧壁的生长速率不规则性导致边缘和中心生长速率差别的问题；晶面取向不同导致的生长特性差别；Cl或HCl作用：利用氧化物表面的高清洁性和源中存在足够的Cl或HCl提高原子的活动性，以抑制气相中和掩蔽层表面处成核；Cl↑，选择性↑，因为HCl可将在氧化物表面形成的小团的硅刻蚀掉；三种类型：以Si为衬底，以SiO2或Si3N4为掩膜，在暴露的硅窗口内生长外延；或在暴露的硅窗口内生长外延，在掩膜层上生长Poly-Si；同样以Si为衬底，以SiO2或Si3N4为掩膜，在暴露的硅衬底上刻图形，再生长外延；沟槽处外延生长。3.SOI(SilicononInsulator)技术SOI的结构特点是在有源层和衬底层之间插入埋氧层来隔断二者的电连接。SOI和体硅在电路结构上的主要差别在于：硅基器件或电路制作在外延层上，器件和衬底直接产生电连接，高低压单元之间、有源层和衬底层之间的隔离通过反偏PN结完成，而SOI电路的有源层、衬底、高低压单元之间都通过绝缘层完全隔开，各部分的电气连接被完全消除。3.３分子束外延3.４其它外延液相外延是利用溶液的饱和溶解度随温度的降低而下降，通过降温使所需外延材料溶液结晶析出在衬底上进行外延的方法。硅的液相外延是采用低熔点金属作为溶剂，常用的溶剂有锡、铋、铅及其合金等。硅的液相外延是将硅溶入锡中，在949℃时溶液饱和，当降低温度10-30℃时溶液过饱和，硅析出，在单晶硅衬底上生长出外延层。3.4.2固相外延solidphaseepitaxy,SPE3.4.3先进外延技术及发展趋势例：GaAs/Si外延当前较成熟的方法是直接生长法，两步MBE外延工艺过程：As气氛中，约900℃热处理；一步生长，150-400℃是生长厚约20nm的非晶GaAs缓冲层；二步生长是单晶生长，450-600℃在此期间一步生长的非晶也转化为单晶3.5外延层缺陷及检测3.5.1外延层缺陷分析雾状表面缺陷①雾圈②白雾③残迹④花雾角锥体层错法测外延层厚度3.5.2图形漂移和畸变3.5.3检测内容1.扩展电阻法测电阻率金属探针嵌入一个半无限均匀的半导体，半导体和金属电阻率相差几个数量级，欧姆接触，接触点电流呈辐射状