第页共NUMPAGES7页FPGA实验-5-QuartusII工程-41（2012.1.6）设学生学号为：11129999，学生操作时以自己实际学号替换。本实验之前，应先完成的前期实验：（1）FPGA实验-3-QuartusII工程-30（2）FPGA实验-4-QuartusII工程-31【实验目的】使用时钟，设计计数器与时钟分频器，控制指示灯的闪烁速度。同时使LED八段码从0到F快速滚动显示。进一步熟练QuartusII软件的使用。设计并使用8段码显示十六进制数字。再次设计并使用计数器。【实验准备】实验前QuartusII软件及驱动程序已安装，同时准备好开发板1与下载线。下载初始归档工程：RedCore_EP2C8_V2_AllPins-2-LED4T8.qar实验设计功能为：设计ClkSecQ模块，根据主时钟生成8Hz左右的内部计数时钟。设计LED4T8模块，将4位二进制（1位十六进制）转换为LED八段编码（显示字符0至F）。设计使：①4个指示灯闪烁速度依次变化；②开发板上8个LED八段显示管依次从0到F滚动显示；③控制键KEY_B[4]用于暂停计数，KEY_B[3:0]用于4个位置的亮暗控制。模块结构为（共3个模块，存放在对应3个.v文件中）：RedCore_EP2C8_V2_TopFPGA顶层模块ClkSecQ计数时钟生成模块LED4T8十六进制八段编码模块【实验步骤】一、打开工程1.打开已归档工程下载归档工程RedCore_EP2C8_V2_AllPins-2-LED4T8.qar，并复制到E:\11129999目录下。双击归档工程，或使用先运行Quartus，再打开上述归档工程设定工程解压路径为E:\11129999\MyAllPin-2，如图2.QuartusII不支持中文再次强调，QuartusII软件不支持中文，所有QuartusII相关的文件及其所在路径均不能带有中文，否则软件无法正常使用。具体包括：①setup.exe安装程序，②quartus.exe运行程序，③qpf工程及相关文件，④归档工程（归档与打开时，归档工程文件名不能带中文，归档后通过Windows系统改名是允许的）。二、工程编译1.工程编译菜单命令：Processing/StartCompilation检查编译是否成功，检查FPGA芯片是否正确，检查编译所占资源2.检查引脚绑定菜单命令：Assignment/PinPlanner检查所有引脚是否均已绑定3.检查模块层次，如图，工程3个模块，3个.v文件三、下载工程（需开发板支持）1.连接下载线，开发板上电2.菜单命令：Tools/Programmer3.点击下载（Start）四、运行测试（需开发板支持）正常状态（所有按键放开）时，4个LED指示灯按从慢到快的频率依次分别闪烁，8个LED八段码从0到F滚动显示。KEY_B[4]按下时，内部计数暂停，LED指示灯与LED八段停止闪烁或滚动。KEY_B[3]按下时，左起第1、第5个八段码不显示（暗），其余八段码正常滚动；左起第1个LED指示灯同时变暗。KEY_B[2]按下时，左起第2、第6个八段码不显示（暗），其余八段码正常滚动；左起第2个LED指示灯同时变暗。KEY_B[1]按下时，左起第3、第7个八段码不显示（暗），其余八段码正常滚动；左起第3个LED指示灯同时变暗。KEY_B[0]按下时，左起第4、第8个八段码不显示（暗），其余八段码正常滚动；左起第4个LED指示灯同时变暗。KEY_B[3:0]中多个按键按下时，对应的八段码不显示（暗），其余八段码正常滚动；对应LED指示灯同时变暗。KEY_B[4]与KEY_B[3:0]中的1或多个同时按下，观察指示灯的变化情况。五、波形观察（需开发板支持）具体操作步骤请参考：“FPGA实验-3-QuartusII工程-30”1.菜单命令：Tools/SignalTapIILogicAnalyzer2.选择连接线与器件：USB-Blaster3.选择波形采样时钟：CLKQ（注意不是SYSCLK）4.选择要显示的波形：LED_B[3:0]，LED_DATA[7:0]，LED_SEL[7:0]5.检查波形设置结果6.保存波形设置并加入工程7.重新完整编译8.重新下载工程9.运行波形捕捉六、模块ClkSecQ分析（src\ClkSecQ.v）（参考，实验后阅读）1.模块代码//ClkSecQ.v//产生8Hz的时钟//输入：SYSCLK，50MHz//输出：ClkQ，8Hz//moduleC