南航考研数电课件第章N半导体二极管的开关特性半导体三极管的开关特性§3-1数字集成器件简介一、集成电路的生产工艺TTL：74系列(0－70℃）54系列（－55－125℃）例：SN74LS00TTL与非门电路二、集成电路的主要电气指标集成电路的电平参数表3、输入/输出电流扇出系数：可以驱动同类门的个数,IOL/IIL74LS00:IOH=400uAIIH=20uAIOL=8mAIIL=0.4mA4、平均传输延时时间--输出由高变低、由低变高的平均延时时间。5、功耗例1：用两片八选一数据选择器74LS151构成十六选一数据选择器。四、功能分解的设计方法二、用SSI设计组合电路01D1用变量译码器实现组合逻辑函数CF＞9＝F3F2+F3Fl作输入使用时，如果=0时，不管其他输入端为何值，a～g均输出0，显示器全灭。五、常用门电路及逻辑符号LED具有许多优点，它不仅有工作电压低(1.在稳定的工作状态下T4和T5总是一个导IOH=400uAIIH=20uA图数字显示电路的组成方框图例2：用四位数值比较器实现F(A3,A2,A1,A0)＝∑m(0,1,2,3,4,5)。输入：N位二进制代码，又称地址输入端；ECL：发射极偶合逻辑，速度更快。（2）发光二极管（LED）及其驱动方式高电平驱动：图（b）是输出为高电平时，LED发光。输出端要加上拉电阻，可以并联,并联后的逻辑关系为与（线与）。开路输出结构的应用3、三态输出结构三态输出结构的应用（1）三态输出结构的应用（2）四、正逻辑和负逻辑五、常用门电路及逻辑符号逻辑符号74125逻辑符号几种芯片的逻辑符号部分门电路的型号及名称§3-1-5使用逻辑门的几个问题§3-2常用组合逻辑模块一、并行加法器图加法器图2位加法器3、加法器的应用二、数值比较器例2：设计1个2位数值比较器。该比较器可对两个2位二进制值A（A1A0）和B(B1B0)进行比较。当A>B时，FA>B＝1，否则为0；当A=B时，FA=B＝1，否则为0；当A＜B时，FA＜B＝1，否则为0。例3：设计四位比较器用SSI设计一个四位二进制数比较器，输入为A=A3A2A1A0，B=B3B2B1B0，输出包括FA>B，FA<B和FA=B。通过分析逻辑功能直接导出逻辑表达式。例3（续）2、4位数值比较器7485的逻辑符号3、4位数值比较器功能表4、4位数值比较器扩展成8位比较器4、数值比较器的应用例2：用四位数值比较器实现F(A3,A2,A1,A0)＝∑m(0,1,2,3,4,5)。问题：如何用四位数值比较器构成修正信号产生电路三、译码器74S系列：肖特基系列4、4位数值比较器扩展成8位比较器用4位加法器构成余3码到8421码的转换器。1、逻辑险象的表达式判别译码输出端：例3：设计1位8421BCD码加法器IIH：输入高电平时，注入到电路的电流最大值；采用了肖特基抗饱和三极管。逻辑险象：由逻辑竞争产生的险象。例3：用5片2-4译码器组成4-16译码器（树型扩展）三、功能险象和动态险象输出高电平VOH：输出高电平时允许的最低电压。逻辑功能：奇判别电路。例：用3-8译码器组成一位全减器。4、平均传输延时时间--输出由高变低、由低变高的平均延时时间。11D3IOL：输出低电平时，电路可吸收的最大电流。（2）8选1MUX功能表双2-4译码器3-8译码器3-8译码器功能表当译码器处于工作状态时，每输入一个二进制代码将使对应的一个输出端为低电平（输出端为低电平有效时)，而其它输出端均为高电平。变量译码器的扩展（1）变量译码器的扩展（2）用变量译码器实现组合逻辑函数实现组合逻辑函数F（A，B，C）例4：电路分析例5：用3-8译码器外加与门组成一位全减器。例7：译码器实现1位8421BCD码加法器译码器在多片存储器芯片扩展中的应用（2）译码寻址（3）分析电路2.显示译码器图数字显示电路的组成方框图（2）发光二极管（LED）及其驱动方式低电平驱动:图（a）是输出为低电平时，LED发光。高电平驱动：图（b）是输出为高电平时，LED发光。图七段显示LED数码管(a)外形图(b)共阴型(c)共阳型七段式LED显示器（3）七段显示译码器74LS48数字数字74LS48的逻辑功能：（1）正常译码显示。=1，=1时，对输入为十进制数l～15的二进制码（0001～1111）进行译码，产生对应的七段显示码。（2）灭零。当=1，而输入为0的二进制码0000时，只有当=1时，才产生0的七段显示码,如果此时输入=0，则译码器的a～g输出全0，使显示器全灭；所以称为灭零输入端。（3）试灯。当=0时，无论输入怎样，a～g输出全1，数码管七段全亮。由此可以检测显示器七个发光段的好坏。称为试灯输